Индикация состояния на пульте цифрового макета
- antobel
- Сообщения: 923
- Зарегистрирован: Ср дек 30, 2009 1:32 pm
- Имя: Антон Беляев
- Откуда: 153км по М7...
- Благодарил (а): 1 раз
- Поблагодарили: 1 раз
- Контактная информация:
Re: Индикация состояния на пульте цифрового макета
Деталюжки к проекту приехали, жду печатки и чешу репу над софтом
- antobel
- Сообщения: 923
- Зарегистрирован: Ср дек 30, 2009 1:32 pm
- Имя: Антон Беляев
- Откуда: 153км по М7...
- Благодарил (а): 1 раз
- Поблагодарили: 1 раз
- Контактная информация:
Re: Индикация состояния на пульте цифрового макета
Ту часть что к 88-й шине относится спаял, DCC-декодер пока только один - пилотный, доделывать софт.
-
- Сообщения: 516
- Зарегистрирован: Пн мар 17, 2008 8:54 pm
- Откуда: г.Глазов
- Контактная информация:
Re: Индикация состояния на пульте цифрового макета
Отлично Антон! Платы выглядят вполне профессионально и спаяны аккуратно. Будем ждать посылок
- antobel
- Сообщения: 923
- Зарегистрирован: Ср дек 30, 2009 1:32 pm
- Имя: Антон Беляев
- Откуда: 153км по М7...
- Благодарил (а): 1 раз
- Поблагодарили: 1 раз
- Контактная информация:
Re: Индикация состояния на пульте цифрового макета
С ридером обнаружился косячёк-с протокола - KS-OPEN выдаёт лишние "тики" после опроса всей линии S88 - т.е. первые 2 бита в цепочке ридера несут левую информацию. Как будет себя вести на экосе или ЛПТ-переходнике - неизвестно.
В целях тестирования - была создана приблуда - низкочастотная "бегучка" на дешифраторе надевающаяся на ОСки прямо на разъёмы датчиков холла. Причём на одном модуле бежало от младшего к старшему биту а на другом - наоборот, и частота отличалась в 1,5 раза.
результат эксперимента - на видео:
первые два бита - зелёные (0) - показывают фактически состояние входной перемычки на последнем в цепочке модуле ОС. Полезная информация сдвинута на 2 бита
Использовав в адаптере вместо сигнала сброса - сигнал загрузки удалось добиться более качественного результата - добавляется только 1 бит:
на 3-м ролике показан конец цепочки (КС была специально настроена на опрос 16 бит)
там видно что последний бит передаётся дважды прежде чем начинается повтор Т.е. я просто перевёл 1 бит из начала в конец.
Если судить по димаграмме с http://www.opendcc.de то число тактов должно быть на 1 больше чем данных - но увы их почему-то больше на 2
В целях тестирования - была создана приблуда - низкочастотная "бегучка" на дешифраторе надевающаяся на ОСки прямо на разъёмы датчиков холла. Причём на одном модуле бежало от младшего к старшему биту а на другом - наоборот, и частота отличалась в 1,5 раза.
результат эксперимента - на видео:
первые два бита - зелёные (0) - показывают фактически состояние входной перемычки на последнем в цепочке модуле ОС. Полезная информация сдвинута на 2 бита
Использовав в адаптере вместо сигнала сброса - сигнал загрузки удалось добиться более качественного результата - добавляется только 1 бит:
на 3-м ролике показан конец цепочки (КС была специально настроена на опрос 16 бит)
там видно что последний бит передаётся дважды прежде чем начинается повтор Т.е. я просто перевёл 1 бит из начала в конец.
Если судить по димаграмме с http://www.opendcc.de то число тактов должно быть на 1 больше чем данных - но увы их почему-то больше на 2
Re: Индикация состояния на пульте цифрового макета
Антон, а теперь краткие выводы для чайников, если можно...
- antobel
- Сообщения: 923
- Зарегистрирован: Ср дек 30, 2009 1:32 pm
- Имя: Антон Беляев
- Откуда: 153км по М7...
- Благодарил (а): 1 раз
- Поблагодарили: 1 раз
- Контактная информация:
Re: Индикация состояния на пульте цифрового макета
Отображается на каждом канале S88 при Х плат ридеров ((16*Х)-1) бит. То есть теряется самый близкий к станции, либо модулей ОС должно быть ((Х*2)-1)Gematogen писал(а):Антон, а теперь краткие выводы для чайников, если можно...